Jenerasyon an nan yon chip gen ladan, fabrikasyon ak twa lyen. Desen an nan chip la se nan forefront nan jèminasyon an nan chip la.
Endistri konsepsyon chip la bezwen travay kole kole ak manifakti wafer back-end, anbalaj ak tès lyen nan chèn endistri a. Li pa sèlman nesesè yo konsidere si pwosesis la ka reyalize konsepsyon sikwi korespondan an nan etap nan konsepsyon, men tou, bezwen entegre resous yo nan chèn endistri a asire rezèv la alè nan pwodwi chip. Se poutèt sa, li se tou yon tès nan kapasite nan antrepriz yo ranpli seri sa a nan pwodiksyon. Jinyu Semiconductor ka bay kliyan solisyon aplikasyon yon sèl-sispann ak sèvis sipò teknik sou plas.
Chip la gen dè milye de junctions PN, kondansateur, rezistans, fil elektrik, elatriye, kidonk konsepsyon chip la se yon endistri entansif teknoloji tipik, ki teste anpil kapasite teknik enjenyè yo, paske nivo konsepsyon enjenyè yo lajman detèmine pèfòmans, fonksyon, pri ak lòt faktè debaz nan chip la.
Nan kòmansman an nan konsepsyon chip, li nesesè defini objektif la, spesifikasyon ak pèfòmans nan chip la, se konsa ke enjenyè ka divize spesifikasyon entèn nan chip la dapre karakteristik sa yo nan chip la, planifye espas demann fonksyonèl nan chak pati, etabli metòd koneksyon ant diferan inite, epi detèmine direksyon an jeneral nan konsepsyon an. Pati sa a pa sanble gen anpil kontni teknik, men li jwe yon wòl enpòtan anpil nan konsepsyon an pita. Si divizyon rejyonal la pa ase, reyalizasyon fonksyon yo nan zòn sa a pa ka fini, ki pral mennen nan ranvèse tout travay anvan yo.
Lè sa a, ki baze sou definisyon an espesifikasyon byen bonè, yo defini achitekti chip, modil biznis, ekipman pou pouvwa ak lòt konsepsyon nivo sistèm, tankou CPU, GPU, NPU, RAM, koneksyon, koòdone, elatriye. entèraksyon sistèm, fonksyon, pri, konsomasyon pouvwa, pèfòmans, sekirite, antretyen ak mezirabilite chip la.
Apre sa, dapre konplo a detèmine pa konsepsyon sistèm lan, designer nan pote soti konsepsyon sikwi espesifik pou chak modil, epi li sèvi ak yon lang espesyal deskripsyon pyès ki nan konpitè (Verilog oswa VHDL) pou dekri aplikasyon sikwi espesifik nan nivo RTL (Register Transfer Level) . Apre yo fin pwodwi kòd la, li nesesè repete detèmine si dyagram nan konsepsyon pòtay lojik konfòm ak spesifikasyon la epi modifye li an akò strik ak espesifikasyon yo etabli ak estanda jiskaske fonksyon an kòrèk.
Lè sa a, lè l sèvi avèk zouti sentèz lojik, kòd nivo RTL ekri nan lang deskripsyon pyès ki nan konpitè yo konvèti nan netlists nivo pòtay asire ke kous la satisfè estanda a nan zòn, distribisyon ak lòt paramèt sib. Apre sentèz lojik fini, li nesesè pou fè analiz distribisyon estatik, aplike yon modèl distribisyon espesifik, epi analize si wi ou non li vyole limit distribisyon an bay designer a pou yon sikwi espesifik. Pwosesis konsepsyon an antye se yon pwosesis iteratif. Si nenpòt etap pa satisfè kondisyon yo, etap anvan yo dwe repete, oswa menm kòd RTL la bezwen reamenaje.
Finalman, dapre zòn nan Silisyòm nan gwosè a bay nan NetList la, se kous la mete deyò ak blese, ak Lè sa a, layout fizik la nan fil elektrik la verifye an tèm de fonksyon ak distribisyon. Sa a se tou yon pwosesis iteratif. Si verifikasyon an pa satisfè kondisyon yo, etap anvan yo dwe repete, epi finalman GDS (Jeyometri Done Creole) layout pou pwodiksyon chip yo pwodwi.
Li se vo anyen ke anpil varyab bezwen yo dwe konsidere nan konsepsyon chip, tankou entèferans siyal, distribisyon chalè, elatriye. Karakteristik fizik yo nan chip la, tankou jaden mayetik ak entèferans siyal, yo trè diferan anba diferan pwosesis fabrikasyon, kidonk nou ka sèlman konte sou zouti EDA pou konsepsyon etap pa etap, simulation etap pa etap, ak toujou ap fè chwa.
Apre chak simulation, si efè a pa ideyal, li bezwen reamenaje. Atravè enspeksyon, simulation, platfòm pwototip ak lòt mwayen, se pa yon pwosesis apre konsepsyon an fini, men yon konpòtman repetitif nan chak lyen nan konsepsyon an. Sa a se dekouvri erè yo fonksyonèl nan lojisyèl an sistèm ak pyès ki nan konpitè davans, plis optimize pèfòmans nan ak konsomasyon pouvwa a, epi fè konsepsyon an egzat, fyab, ak nan liy ak espesifikasyon chip orijinal yo te planifye. Sa a se yon gwo tès sajès ekip la, enèji, ak pasyans.
